DC是Design Compiler的缩写,是Synopsys的logical synthesis优化工具,它根据design description和constraints自动综合出一个优化了的门级电路。
它可以接受多种输入格式,如硬件描述语言、原理图和netlist等,并产生多种性能报告,在缩短设计时间的同时提高读者设计性能。
DC是Design Compiler的缩写,是Synopsys的logical synthesis优化工具,它根据design description和constraints自动综合出一个优化了的门级电路。
它可以接受多种输入格式,如硬件描述语言、原理图和netlist等,并产生多种性能报告,在缩短设计时间的同时提高读者设计性能。