JK触发器：
逻辑功能：JK触发器允许J与K同时为1。当J与K同时变为1的同时，输出的值状态会反转。也就是说，原来是0的话，变成1；原来是1的话，变成0。
触发方式：该触发器无一次变化现象，输入信号可在CP 触发沿由1变0时刻前加入。该电路要求J、K信号先于CP 信号触发沿传输到G3、G4的输出端,为此它们的加入时间至少应比CP的触发沿提前一级与非门的延迟时间。
D触发器：
逻辑功能：D触发器在CP(时钟脉冲)的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP的脉冲上升沿到来之前D端的状态，即次态=D。因此，它具有置0、置1两种功能。
触发方式：D触发器由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。
D触发器和JK触发器的逻辑功能和触发方式有何不同？
一、逻辑功能的区别：
当JK触发器出现时钟脉冲动作时，当J和K同时为0时，状态不变；当J为0，K为1时，二次状态为0；当J为1，K为0时，二次状态为1；当J=1K=1时，二次状态与当前状态相反。D触发器（由与非门组成），其逻辑功能为：当D=1时，q=0；当D=0时，q=1；
二、触发方式不同：
JK触发器是在时钟边缘触发的，一般上升沿rs.D触发器可分为高电平触发器和低电平触发器，有时也可分为时钟边缘触发器。
