cmos逻辑门基本结构:高速CMOS电路的电源电压VDD通常为+5V;Vss接地,是0V。
高电平视为逻辑“1”,电平值的范围为:VDD的65%~VDD(或者VDD-1.5V~VDD)
低电平视作逻辑“0”,要求不超过VDD的35%或0~1.5V。
+1.5V~+3.5V应看作不确定电平。在硬件设计中要避免出现不确定电平。
近年来,随着亚微米技术的发展,单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为3.3V的CMOS器件已大量使用。在便携式应用中,VDD为2.7V,甚至1.8V的单片机也已经出现。将来电源电压还会继续下降,降到0.9V,但低于VDD的35%的电平视为逻辑“0”,高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。

非门(反向器)是最简单的门电路,由一对CMOS管组成。其工作原理如下:
A端为高电平时,P型管截止,N型管导通,输出端C的电平与Vss保持一致,输出低电平;A端为低电平时,P型管导通,N型管截止,输出端C的电平与VDD一致,输出高电平。