ami码的译码原则

AMI码译码规则：代码中的0仍为传输码0，而把代码中的1交替地变为传输码的+1-1+1-1，…。

据AMI码的译码规则和特点，在对它进行建模时，由于系统是基于CPLD/FPGA构成的模块，其输入、输出信号为TTL电平，即为单极性信号，而AMI码信号为双极性归零信号，而HDB3编码输出类似，因而须将输入的单极性信号转换成输出的双极性信号。

为实现AMI译码功能，需将软、硬件混合设计，其功能模块分为两大部分，一部分通过VHDL语言建模和编程实现；另一部分通过由单/双极性变换电路来实现。